| Japanese | English |
第21回LSIデザインコンテスト・イン沖縄 設計仕様書 - 4
4.課題
- ハードウェア設計のアウトライン PDF file:Hardware Design outline
- シミュレーション用の verilog-HDL ファイル Verilog-HDL file (updated on 2017/12/22) :Verilog file for simulation_ver2.1
- ハードウェア設計のアウトラインの続き(ブロックの詳細) PDF file (updated on 2017/11/10) :Hardware Design outline
Verilog-HDL file (updated on 2017/11/10) :Verilog file for simulation_ver2
Verilog-HDL file (updated on 2017/10/23) :Verilog file for simulation_ver1
Tutorial - PDF-fileTutorial to run the verilog file with ISE Design suite
Tutorial - PDF-fileTutorial to run the verilog file with Vivado 2017.3
上級者レベル向けの説明
PDF file (updated on 2017/11/20) :Challenge for experts level
<<Back
Next>>
Copyright (C) 2017-2018 LSI Design Contest. All Rights Reserved.