TOP
募集要項
設計仕様書
審査概要
実施報告書 2009
1.Small RISC Processor
SRP アーキテクチャ
2.サポート命令
3.メモリアドレッシング
4.命令フォーマット
5.命令ROMとデータRAM
のサイズに関して
6.サポートVHDLコード
7.バブルソートプログラム
8.データRAMの動作
9.SRP詳細構成例
10.LEVEL1:基本課題
11.LEVEL2:自由課題
12.スピードと面積の単位
データRAMはデータの読み出しに関しては、アドレス入力信号6ビットに対して、32ビットデータを出力する組み合せ回路である。
書き込みに対しては、Clock入力の立ち上りエッジでWE信号が’1’の時に書き込みが行われる。
詳細の動作波形を以下に示す。
図6 データRAM動作波形