第16回LSIデザインコンテスト・イン沖縄  設計仕様書 - 2-2

2-2. ハードウェア

ここではハードウェアでの処理の流れを説明する.次章(2-3.ソフトウェア)と併せて見ていただければ,より理解しやすくなります.

2-2-1. 処理の流れ

1. CPUにAC97からサンプルデータを取り込む.

2. 取り込んだサンプルデータをCPUからWindow Filteringに1サンプルデータごとに出力する.64サンプルごとに
      切り出しFIFO1AとFIFO1Bに格納する.この時,下図のようにFIFO1AはFIFO1Bより32サンプルデータ分早く格
      納される.

Figure 7

図7

3. FIFO1A又はFIFO1Bに64個サンプルデータが格納されたら,FFT回路に出力する.

Figure 8

図8

4. FFT後FIFO2に格納する(FFTした結果の実数部をFIFO2_Reに虚数部をFIFO2_Imに格納する).

Figure 9

図9

5. CPUにFIFO2からデータを取り込む.

Figure 10

図10

6. CPUからFIFO3へデータを出力する(FFT回路の実数部に入力するデータをFIFO3_Reに虚数部に入力するデ
      ータをFIFO3_Imに格納する).

Figure 11

図11

7. FIFO3に64point分のデータが溜まったらFFT回路に出力して,IFFTを行う.

Figure 12

図12

8. IFFTした結果をFIFO4A又はFIFO4Bに格納する.FIFO1Aに格納されていたデータはFIFO4Aに格納し,FIFO1B       に格納されていたデータはFIFO4Bに格納する.

Figure 13

図13

9. FIFO4A又はFIFO4Bに64個のサンプルデータが溜まったとき,もう片方には32個のサンプルデータが溜まっ
      ている.FIFO4AとFIFO4Bから32個のサンプルデータを取り出し,Half Overlapを行い,FIFO5に格納する.

Figure 14

図14

10. CPUにFIFO5からサンプルデータを取り込む.

Figure 15

図15

11. CPUからAC97にサンプルデータを出力する.

2-2-2. 回路構成

回路構成は下記に示すようになっている.

Figure 16

図16

2-2-3. HWタイミング

タイミングチャートは次のようになっている.FIFOの欄の数字はFIFOに入っているデータの点数を表している.

Figure 17

図17